Fachbegriffe zum RAM:
[Zurück zur Fachbegriffs-Auswahlseite]
| RAM | [R]andom [A]ccess [M]emory, der beschreibbare Hauptspeicher der durch "Sprünge" auch non-linear gelesen / beschrieben werden kann (Die Daten können gelesen werden, auch wenn die einzelnen Segmente über den ganzen RAM verteilt vorliegen.) |
| Takt | Auch RAM hat einen Takt. Bei heutigen
SDRAM's 66/100/133Mhz, man bezeichnet den Takt auch mit dem "PC"
Rating. (pc100, pc133 etc.) |
| CAS - Latency | Es gibt CL2 und CL3 pc100/pc133. CL steht für CAS Latency ([C]olumn [A]ccess [S]trobe) und bezeichnet die wichtigste Latenzzeit des RAM (Pausenzeit zwischen Zugriffen / Sprüngen): Die Pause zwischen Zugriffen auf Blöcke im RAM in die dann linear geschrieben wird. |
| RAS - Latency | [R]ead [A]ccess [S]trobe - selbiges für Lesezugriffe |
| RAS to CAS Delay | Beim Umschalten von RAS auf CAS und umgekehrt sind ebenfalls Latenzen notwendig. Generell ist CAS am empfindlichsten, danach RAS und dann RAS to CAS. |
| Zugriffszeit | Errechnet sich aus 1 / [Takt] * 1000 z.B.: 1 / 133 = 7.5ns ([N]ano[s]ekunden). RAM mit 7.5ns ist also pc133, entweder CL2 oder CL3. |
| SIMM / DIMM / RIMM | Die Steckleisten haben unterschiedliche Standards. Die alten DRAM's zu Pentium-Zeiten waren auf 72-pin SIMM ([S]ingle [I]nline [M]emory [M]odule) ausgelegt, die heutigen SDRAM's alle auf 168Pin DIMM ([D]ual [I]nline [M]emory [M]odule). Nur die teuren 16-Bit 600/700/800Mhz Rambus-Bausteine stecken auf den 168-pin RIMM ([R]ambus [I]nline [M]emory [M]odule) |